Best Available Copy

PCT/JP 2004/011504

日本国特許庁 JAPAN PATENT OFFICE

04. 8. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 8月 7日

REC'D 24 SEP 2004

WIPO

IPO

出 願 番 号 Application Number:

人

特願2003-289012

[ST. 10/C]:

[JP2003-289012]

出 願
Applicant(s):

松下電器産業株式会社

SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

PRIORITY DOCUMENT

2004年 9月 9日

1)

11]



特許庁長官 Commissioner, Japan Patent Office


特許願 【書類名】 2110040255 【整理番号】 平成15年 8月 7日 【提出日】 特許庁長官殿 【あて先】 G09G 3/28 【国際特許分類】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 田中 和人 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器產業株式会社内 【住所又は居所】 丹羽 彰夫 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 笠原 光弘 【氏名】 【発明者】 松下電器產業株式会社内 大阪府門真市大字門真1006番地 【住所又は居所】 益盛 忠行 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 清家 守 【氏名】 【特許出願人】 【識別番号】 000005821 松下電器産業株式会社 【氏名又は名称】 【代理人】 100098305 【識別番号】 【弁理士】 【氏名又は名称】 福島 祥人 06-6330-5625 【電話番号】 【手数料の表示】 032920 【予納台帳番号】 【納付金額】 21,000円 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】

要約書 1

0006013

【物件名】

【包括委任状番号】



【請求項1】

複数の放電セルと、

クロック信号を発生するクロック信号発生手段と、

表示すべき画像に応じたシリアルデータを発生するシリアルデータ発生手段と、

テスト信号を発生するテスト信号発生手段と、

点灯させるべき放電セルを選択するための書き込み期間において、前記クロック信号に 同期して前記シリアルデータ発生手段により発生されるシリアルデータをラッチして出力 し、前記書き込み期間以外の調整期間において、テスト信号発生手段により発生されるテ スト信号をラッチして出力するラッチ手段と、

前記書き込み期間において、前記ラッチ手段から出力されるシリアルデータに基づいて 前記複数の放電セルに選択的に駆動パルスを印加するデータドライバと、

前記調整期間において、前記ラッチ手段から出力されるテスト信号に基づいて前記ラッ チ手段によるラッチミスの有無を検出するラッチミス検出手段と、

前記ラッチミス検出手段によりラッチミスが検出された場合に、ラッチミスが検出され たクロック信号の位相に基づいて前記クロック信号発生手段から前記ラッチ手段に与えら れるクロック信号の位相を調整する位相調整手段とを備えたことを特徴とする表示装置。

【請求項2】

前記データドライバは複数のデータドライバ部を含み、

前記ラッチ手段は、前記複数のデータドライバ部に対応して複数のラッチ回路を含み、 前記ラッチミス検出手段は、前記複数のラッチ回路に対応して設けられ、対応するラッ チ回路から出力されるテスト信号に基づいてそのラッチ回路によるラッチミスの有無を検 出する複数のラッチミス検出回路を含み、

前記位相調整手段は、前記複数のラッチミス検出回路のうち少なくとも1つによりラッ チミスが検出された場合に、前記クロック信号発生手段から前記複数のラッチ回路に与え られるクロック信号の位相を調整することを特徴とする請求項1記載の表示装置。

【請求項3】

前記複数のラッチミス検出回路は、オープンドレイン出力を有し、

前記位相調整手段は、前記複数のラッチミス検出回路のオープンドレイン出力をワイヤ ードオア接続を介して受けることを特徴とする請求項2記載の表示装置。

【請求項4】

前記テスト信号は、前記クロック信号の1周期ごとに反転する交番パルス信号であること を特徴とする請求項1~3のいずれかに記載の表示装置。

【請求項5】

前記位相調整手段は、所定の間隔ごとにクロック信号の位相を調整することを特徴とする 請求項1~4のいずれかに記載の表示装置。

【請求項6】

前記位相調整手段は、複数フィールドごとにクロック信号の位相を調整することを特徴と する請求項1~5のいずれかに記載の表示装置。

【請求項7】


前記位相調整手段により調整されたクロック信号の位相を最適位相として記憶する記憶手 段をさらに備え、

前記位相調整手段は、前記記憶手段により前記最適位相が記憶された後の書き込み期間 には、前記クロック信号の位相を前記記憶手段に記憶された前記最適位相に調整すること を特徴とする請求項1~6のいずれかに記載の表示装置。

【請求項8】

前記位相調整手段は、前記調整期間に前記クロック信号の調整が終了しない場合には、前 記クロック信号の位相を予め前記記憶手段に記憶された位相に調整することを特徴とする 請求項7記載の表示装置。

【請求項9】



前記位相調整手段は、1つの調整期間に前記クロック信号の調整が終了しない場合には 、次の調整期間の最初から前記クロック信号の位相調整の続きを行うことを特徴とする請 求項1~8のいずれかに記載の表示装置。

【請求項10】

前記ラッチミス検出手段は、前記テスト信号を前記クロックの1周期分遅延させた第1の テスト信号と、前記テスト信号を前記クロックの2周期分遅延させた第2のテスト信号と の排他的論理和に基づいて、ラッチミスの有無を示すラッチミス検出信号を生成すること を特徴とする請求項4~9のいずれかに記載の表示装置。

【請求項11】

前記ラッチミス検出手段は、前記ラッチミス検出信号を順に所定の遅延量ずつ遅延させた 複数のラッチミス検出信号を生成し、前記複数のラッチミス検出信号の論理積を生成する ことを特徴とする請求項10に記載の表示装置。

【請求項12】

前記ラッチミス検出手段は、リセット信号が入力されるまでラッチミスの検出結果を保持 する保持回路を含むことを特徴とする請求項1~11のいずれかに記載の表示装置。

【請求項13】

前記位相調整手段は、

前記クロック信号を所定の遅延量ずつ遅延させる複数の遅延素子を含むリングバッファ と、

前記リングバッファの前記複数の遅延素子から出力される複数のクロック信号を選択的 に出力する選択手段とを含むことを特徴とする請求項1~12のいずれかに記載の表示装 置。

【請求項14】

前記位相調整手段は、

異なる数の遅延量をそれぞれ有する複数の遅延回路と、

前記複数の遅延回路のうち1または複数を選択し、選択された1または複数の遅延回路 により直列接続回路を構成するとともに前記クロック信号を前記直列接続回路に与える接 続手段とを含むことを特徴とする請求項1~13のいずれかに記載の表示装置。

【請求項15】

前記位相調整手段により調整されるクロック信号の位相が最適位相となったことを検出す る最適位相検出手段をさらに備え、

前記位相調整手段は、前記最適位相検出手段によりクロック信号の位相が最適位相とな ったことが検出された場合に前記クロック信号の位相の調整を終了することを特徴とする 請求項1~14のいずれかに記載の表示装置。

【請求項16】

前記位相調整手段は、前記クロック信号を2周期分遅延させるまでに前記クロック信号の 位相の調整を終了することを特徴とする請求項1~15のいずれかに記載の表示装置。

【請求項17】

前記位相調整手段は、前記クロック信号の位相を変化させて前記ラッチミスが発生しない 位相の範囲を検出し、検出された範囲が所定のしきい値以上の場合に、前記検出された位 相の範囲の中央の位相を前記最適位相として前記記憶手段に記憶させることを特徴とする 請求項7~16のいずれかに記載の表示装置。

【請求項18】

前記位相調整手段は、前記シリアルデータの開始部が前記データドライバに出力されると 同時に前記調整されたクロック信号がデータドライバに出力されるようにクロック信号の 位相を調整することを特徴とする請求項1~17のいずれかに記載の表示装置。

【請求項19】

前記調整期間は、前記書き込み期間において選択された放電セルの発光を維持する維持期 間に設定されることを特徴とする請求項1~18のいずれかに記載の表示装置。

【書類名】明細書

【発明の名称】表示装置

【技術分野】

[0001]

本発明は、シリアルデータに基づいて複数の電極を駆動するデータドライバを備えた表 示装置に関する。

【背景技術】

[0002]

PDP(プラズマディスプレイパネル)を用いたプラズマディスプレイ装置は、薄型化 および大画面化が可能であるという利点を有し、開発が進められている(例えば、特許文 献1参照)。

[0003]

PDPにおいては、垂直方向に複数のデータ電極が配列され、水平方向に複数対のスキ ャン電極およびサステイン電極が配列され、それらの交点に放電セルが形成されている。 複数のデータ電極は、データドライバにより駆動される。

[0004]

データドライバには、映像信号に基づいて得られるシリアルデータが与えられる。デー タドライバは、複数のラッチ回路(フリップフロップ回路)およびシフトレジスタを含む 。データドライバに与えられたシリアルデータは、シフトクロック(クロック信号)に応 答してラッチ回路においてラッチされつつシフトレジスタに記憶される。その後、シフト レジスタに記憶されたシリアルデータは、パラレルデータに変換される。そのパラレルデ ータに基づいてPDPの複数のデータ電極に駆動パルスが印加される。

【特許文献1】特開2002-156941号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

しかしながら、シリアルデータおよびシフトクロックの生成箇所とデータドライバとの 距離が大きいと、それらのシリアルデータおよびシフトクロックを伝送する伝送線の長さ が長くなる。それにより、シリアルデータおよびシフトクロックの位相が変化し、データ ドライバでラッチミスが発生する可能性がある。

[0006]

ラッチミスとは、ラッチ回路に入力されるデータ列の位相またはクロック信号の位相が 正規の位相からずれることにより、ラッチ回路から出力されるデータ列の値がラッチ回路 に入力されるデータ列の値と相違することをいう。

[0007]

本発明の目的は、データドライバにおけるラッチミスの発生が防止された表示装置を提 供することである。

【課題を解決するための手段】

[0008]

本発明に係る表示装置は、複数の放電セルと、クロック信号を発生するクロック信号発 生手段と、表示すべき画像に応じたシリアルデータを発生するシリアルデータ発生手段と 、テスト信号を発生するテスト信号発生手段と、点灯させるべき放電セルを選択するため の書き込み期間において、クロック信号に同期してシリアルデータ発生手段により発生さ れるシリアルデータをラッチして出力し、書き込み期間以外の調整期間において、テスト 信号発生手段により発生されるテスト信号をラッチして出力するラッチ手段と、書き込み 期間において、ラッチ手段から出力されるシリアルデータに基づいて複数の放電セルに選 択的に駆動パルスを印加するデータドライバと、調整期間において、ラッチ手段から出力 されるテスト信号に基づいてラッチ手段によるラッチミスの有無を検出するラッチミス検 出手段と、ラッチミス検出手段によりラッチミスが検出された場合に、クロック信号発生 手段からラッチ手段に与えられるクロック信号の位相を調整する位相調整手段とを備える



[0009]

本発明に係る表示装置においては、点灯させるべき放電セルを選択するための書き込み 期間において、シリアルデータ発生手段により発生されたシリアルデータがクロック信号 発生手段により発生されたクロック信号に同期してラッチ手段によりラッチされる。

[0010]

また、書き込み期間以外の調整期間において、テスト信号発生手段により発生されたテ スト信号がクロック信号発生手段により発生されたクロック信号に同期してラッチ手段に よりラッチされ、ラッチ手段により出力されるテスト信号に基づいてラッチミス検出手段 によりラッチミスの有無が検出される。ラッチミス検出手段によりラッチミスが検出され た場合、位相調整手段によりクロック信号発生手段からラッチ手段及びデータドライバに 与えるクロック信号の位相が、ラッチ手段においてラッチミスの発生しない位相に調整さ れる。

[0011]

したがって、データドライバにおけるラッチミスを防止することが可能である。また、 温度特性、個体ばらつきによるクロック信号とシリアルデータの位相変動が生じてもラッ チミスの発生が防止される。また、クロック信号およびシリアルデータの生成箇所とデー タドライバとの距離を大きくすることが可能である。さらに、クロック信号およびシリア ルデータの伝送周波数を向上することが可能である。

[0012]

データドライバは複数のデータドライバ部を含み、ラッチ手段は、複数のデータドライ バ部に対応して複数のラッチ回路を含み、ラッチミス検出手段は、複数のラッチ回路に対 応して設けられ、対応するラッチ回路から出力されるテスト信号に基づいてそのラッチ回 路によるラッチミスの有無を検出する複数のラッチミス検出回路を含み、位相調整手段は 、複数のラッチミス検出回路のうち少なくとも1つによりラッチミスが検出された場合に 、クロック信号発生手段から複数のラッチ回路に与えられるクロック信号の位相を調整し てもよい。

[0013]

この場合、複数のラッチ回路に対応して設けられたラッチミス検出手段により、対応す るラッチ回路から出力されるテスト信号に基づいてそのラッチ回路によるラッチミスの有 無が検出される。ラッチミス検出回路のうち少なくとも1つによりラッチミスが検出され た場合、位相調整手段によりクロック信号発生手段から複数のラッチ回路に与えられるク ロック信号の位相が調整される。

[0014]

それにより、複数のデータドライバ部に対して1つの位相調整手段でクロック位相調整 が可能である。したがって、回路構成が簡単化される。

[0015]

複数のラッチミス検出回路は、オープンドレイン出力を有し、位相調整手段は、複数の ラッチミス検出回路のオープンドレイン出力をワイヤードオア接続を介して受けてもよい


[0016]

この場合、複数のラッチミス検出回路のオープンドレイン出力がワイヤードオア接続を 介して位相調整手段に与えられる。それにより、回路構成が簡単化される。

テスト信号は、クロック信号の1周期ごとに反転する交番パルス信号であってもよい。 この場合、ラッチ手段によるテスト信号のラッチミスの発生確率が向上する。それにより クロック信号をより精度の高い最適な位相に調整することができる。また、クロック信 号を最適な位相に調整する時間が短縮される。

[0018]

位相調整手段は、所定の間隔ごとにクロック信号の位相を調整してもよい。この場合、



[0019]

位相調整手段は、複数フィールドごとにクロック信号の位相を調整してもよい。この場合、クロック信号の位相調整が行われる間隔が広げられる。それにより、位相調整に必要な消費電力が削減される。

[0020]

位相調整手段により調整されたクロック信号の位相を最適位相として記憶する記憶手段をさらに備え、位相調整手段は、記憶手段により最適位相が記憶された後の書き込み期間には、クロック信号の位相を記憶手段に記憶された最適位相に調整してもよい。

[0021]

この場合、書き込み期間において記憶手段により記憶された最適位相に調整されたクロック信号に同期してシリアルデータがラッチ手段によりラッチされる。それにより、データドライバにおいて、書き込み期間中におけるシリアルデータのラッチの際にラッチミスが防止される。

[0022]

位相調整手段は、調整期間にクロック信号の調整が終了しない場合には、クロック信号の位相を予め記憶手段に記憶された位相に調整してもよい。この場合、調整期間内にクロック信号の位相調整が終了しない場合でも、クロック信号の位相はそれまでの調整で記憶手段に記憶された位相に調整される。

[0023]

それにより、クロック信号の位相が調整されていなくてもシリアルデータはラッチ手段 によりラッチされ、データドライバが動作する。

[0024]

調整期間は、複数の調整期間を含み、位相調整手段は、1つの調整期間にクロック信号の調整が終了しない場合には、次の調整期間の最初からクロック信号の位相調整の続きを 行ってもよい。この場合、クロック信号の位相調整が完了するまでに要する時間を短縮す ることができる。

[0025]

ラッチミス検出手段は、テスト信号をクロックの1周期分遅延させた第1のテスト信号と、テスト信号をクロックの2周期分遅延させた第2のテスト信号との排他的論理和に基づいて、ラッチミスの有無を示すラッチミス検出信号を生成してもよい。

[0026]

この場合、クロック信号の位相が最適位相でなければ、ラッチミスが確実に検出される。それにより、クロック信号を精度の高い最適な位相に調整することができる。また、クロック信号を最適な位相に調整する時間が短縮される。

[0027]

ラッチミス検出手段は、ラッチミス検出信号を順に所定の遅延量ずつ遅延させた複数の ラッチミス検出信号を生成し、複数のラッチミス検出信号の論理積を生成してもよい。

[0028]


この場合、ラッチミスの検出幅が広がり、より確実にラッチミスが検出される。それにより、クロック信号をより精度の高い最適な位相に調整することができる。また、クロック信号を最適な位相に調整する時間が短縮される。

[0029]

ラッチミス検出手段は、リセット信号が入力されるまでラッチミスの検出結果を保持する保持回路を含んでもよい。この場合、ラッチミスの検出幅がリセット信号が入力されるまで広がる。それにより、クロック信号をより精度の高い最適な位相に調整することができる。また、クロック信号を最適な位相に調整する時間が短縮される。

[0030]

位相調整手段は、クロック信号を所定の遅延量ずつ遅延させる複数の遅延素子を含むリ



[0031]

この場合、選択手段から所定の遅延量ずつ遅延した複数のクロック信号のうち選択されたクロック信号が出力される。それにより、クロック信号の精度の高い位相調整を行うことができる。また、リングバッファによりクロック信号が所定の遅延量ずつ遅延されるため、温度変化による遅延量の変動が抑制される

位相調整手段は、異なる数の遅延量をそれぞれ有する複数の遅延回路と、複数の遅延回路のうち1または複数を選択し、選択された1または複数の遅延回路により直列接続回路を構成するとともにクロック信号を直列接続回路に与える接続手段とを含んでもよい。

[0032]

この場合、異なる遅延量を有する複数の遅延回路のうち1または複数が接続手段により接続されて、クロック信号が所定の遅延量分位相が遅延する。それにより、クロック信号の精度の高い位相調整を行うことができる。

[0033]

位相調整手段により調整されるクロック信号の位相が最適位相となったことを検出する 最適位相検出手段をさらに備え、位相調整手段は、最適位相検出手段によりクロック信号 の位相が最適位相となったことが検出された場合にクロック信号の位相の調整を終了して もよい。

[0034]

この場合、最適位相検出手段によりクロック信号の位相の最適位相が検出されるとともにクロック信号の位相の調整が終了する。それにより、クロック信号の位相調整に必要な消費電力が削減される。

[0035]

位相調整手段は、クロック信号を2周期分遅延させるまでにクロック信号の位相の調整を終了してもよい。この場合、無駄な位相調整が削減され、位相調整に要する時間が削減されるとともに、位相調整に必要な消費電力が削減される。

[0036]

位相調整手段は、クロック信号の位相を変化させてラッチミスが発生しない位相の範囲を検出し、検出された範囲が所定のしきい値以上の場合に、検出された位相の範囲の中央の位相を最適位相として記憶手段に記憶させてもよい。

[0037]

この場合、ラッチミスが発生しない位相の幅がしきい値以上に大きくなり、クロック信号の最適位相が確実に検出される。

[0038]

位相調整手段は、シリアルデータの開始部がデータドライバに出力されると同時に、調整されたクロック信号がデータドライバに出力されるようにクロック信号の位相を調整してもよい。

[0039]

この場合、クロック信号に同期してシリアルデータの開始部からラッチ手段によりラッチされる。したがって、データドライバに転送されるシリアルデータのすべてが確実にラッチされる。

[0040]

調整期間は、書き込み期間において選択された放電セルの発光を維持する維持期間に設定されてもよい。この場合、シリアルデータがデータドライバに転送される期間外にクロック信号の位相調整が行われる。それにより、データドライバへのシリアルデータの転送に影響することがない。

【発明の効果】

[0041]

データドライバにおけるラッチミスを防止することが可能である。また、温度特性、個 出証特2004-3081085 体ばらつきによるクロック信号とシリアルデータの位相変動が生じてもラッチミスの発生 が防止される。また、クロック信号およびシリアルデータの生成箇所とデータドライバの 距離を大きくすることが可能である。さらに、クロック信号およびシリアルデータの伝送 周波数を向上することが可能である。

【発明を実施するための最良の形態】

[0042]

(第1の実施の形態)

以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する

[0043]

図1は、本発明の一実施の形態に係るプラズマディスプレイ装置の構成を示すブロック 図である。

[0044]

図1のプラズマディスプレイ装置は、PDP(プラズマディスプレイパネル)1、デー タドライバ2、スキャンドライバ3、サステインドライバ4、放電制御タイミング発生回 路5、A/Dコンバータ(アナログ・デジタル変換器)6、走査数変換部7、サブフィー ルド変換部8、クロック位相調整部9およびシフトクロック発生回路10を含む。

[0045]

A/Dコンバータ6には映像信号VDが入力される。また、放電制御タイミング発生回 路 5、A/Dコンバータ 6、走査数変換部 7、サブフィールド変換部 8 およびデータドラ イバ2には水平同期信号Hおよび垂直同期信号Vが与えられる。クロック位相調整部9に は垂直同期信号Vが与えられる。また、クロック位相調整部9にはシフトクロック発生回 路10からシフトクロックSCKが与えられる。

[0046]

A/Dコンバータ6は、映像信号VDをデジタルの画像データに変換し、その画像デー タを走査数変換部7に与える。走査数変換部7は、画像データをPDP1の画素数に応じ たライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部8 に与える。各ラインごとの画像データは、各ラインの複数の画素にそれぞれ対応する複数 の画素データからなる。

[0047]

サブフィールド変換部8は、各ラインごとの画像データの各画素データを複数のサブフ ィールドに対応するシリアルデータSDに変換し、シリアルデータSDを各サブフィール ドごとにクロック位相調整部9に与える。クロック位相調整部9は、シフトクロックSC Kを最適な位相に調整し、シリアルデータSDとともにデータドライバ2に与える。

[0048]

放電制御タイミング発生回路 5 は、水平同期信号 H および垂直同期信号 V を基準として 放電制御タイミング信号SC, SUを発生する。放電制御タイミング発生回路5は、放電 制御タイミング信号SCをスキャンドライバ3に与え、放電制御タイミング信号SUをサ ステインドライバ4、データドライバ2およびクロック位相調整部9に与える。

[0049]

PDP1は、複数のデータ電極11、複数のスキャン電極12および複数のサステイン 電極13を含む。複数のデータ電極11は画面の垂直方向に配列され、複数のスキャン電 極12および複数のサステイン電極13は画面の水平方向に配列されている。複数のサス ティン電極13は共通に接続されている。

[0050]

データ電極11、スキャン電極12およびサステイン電極13の各交点に放電セルが形 成され、各放電セルが画面上の画素を構成する。

[0051]

データドライバ2は、クロック位相調整部9から与えられるシリアルデータSDをパラ レルデータに変換し、そのパラレルデータに基づいて書き込みパルスを複数のデータ電極 11に選択的に与える。

[0052]

スキャンドライバ3は、放電制御タイミング発生回路5から与えられる放電制御タイミング信号SCに基づいて各スキャン電極12を駆動する。サステインドライバ4は、放電制御タイミング発生回路5から与えられる放電制御タイミング信号SUに基づいてサステイン電極13を駆動する。

[0053]

図1に示すプラズマディスプレ装置では、階調表示駆動装置として、ADS (Address Display-Period Separation:アドレス・表示期間分離)方式が用いられている。

[0054]

図2は、図1に示すプラズマディスプレイ装置に適用されるADS方式を説明するための図である。なお、図2では、駆動パルスの立ち下がり時に放電を行う負極性のパルスの例を示しているが、立ち上がり時に放電を行う正極性のパルスの場合でも基本的な動作は以下と同様である。

[0055]

ADS方式では、1フィールドを複数のサブフィールドに時間的に分割する。例えば、1フィールドを5つのサブフィールドSF1~SF5に分割する。また、各サブフィールドSF1~SF5は、初期化期間R1~R5、書き込み期間AD1~AD5、維持期間SUS1~SUS5および消去期間R51~R55に分離される。初期化期間R1~R56においては、各サブフィールドの初期化処理が行われ、書き込み期間AD1~AD5においては、点灯される放電セルを選択するためのアドレス放電が行われ、維持期間SUS1~SUS5においては、表示のための維持放電が行われる。

[0056]

初期化期間R1~R5においては、サステイン電極13に単一の初期化パルスが加えられ、スキャン電極12にもそれぞれ単一の初期化パルスが加えられる。これにより予備放電が行われる。

[0057]

書き込み期間AD1~AD5においては、スキャン電極12が順次走査され、データ電極11から書き込みパルスを受けた放電セルだけに所定の書き込み処理が行われる。これによりアドレス放電が行われる。

[0058]

維持期間SUS1~SUS5においては、各サブフィールドSF1~SF5に重み付けされた値に応じた維持パルスがサステイン電極13およびスキャン電極12へ出力される。例えば、サブフィールドSF1では、サステイン電極13に維持パルスが1回印加され、スキャン電極12に維持パルスが1回印加され、書き込み期間P2において選択された放電セル14が2回維持放電を行う。また、サブフィールドSF2では、サステイン電極13に維持パルスが2回印加され、スキャン電極12に維持パルスが2回印加され、書き込み期間P2において選択された放電セル14が4回維持放電を行う。

[0059]

上記のように、各サブフィールドSF1~SF5では、サステイン電極13およびスキャン電極12に1回、2回、4回、8回、16回ずつ維持パルスが印加され、パルス数に応じた明るさ(輝度)で放電セルが発光する。すなわち、維持期間SUS1~SUS5は、書き込み期間AD1~AD5で選択された放電セルが明るさの重み付け量に応じた回数で放電する期間である。また、維持期間SUS1~SUS5においては、図1のクロック調整部9に与えられたシフトクロックSCKの位相が調整される。シフトクロックSCKの位相の調整の詳細については、後述する。

[0060]

図3は、図1のクロック位相調整部9に与えられたシフトクロックSCKの位相が調整される期間(以下、クロック位相調整期間と呼ぶ。)について説明する図である。図3の横軸は時間を示す。図3には、垂直同期信号Vおよびクロック位相調整期間が示される。

[0061]

図3に示すように、クロック位相調整期間は、第1フィールドの維持期間SUS1の最初から開始し、シフトクロックSCKの位相調整が行われる。維持期間SUS1内にシフトクロックSCKの位相調整が終了しない場合、次の維持期間SUS2の最初からシフトクロックSCKの位相調整の続きが行われる。以下同様に、シフトクロックSCKの位相調整が終了するまで維持期間SUS3,SUS4,SUS5でシフトクロックSCKの位相調整が行われる。

[0062]

第1フィールド内にシフトクロックSCKの位相調整が終了しない場合、第2フィールドの維持期間SUS1の最初からシフトクロックSCKの位相調整の続きが行われる。シフトクロックSCKの位相調整が終了すれば、クロック位相調整期間が終了する。

[0063]

本実施の形態に係るプラズマディスプレイ装置においては、3フィールドごとにシフトクロックSCKの位相調整が行われる。したがって、次のクロック位相調整期間は第4フィールドの維持期間SUS1の最初から開始する。

[0064]

以下同様に、3フィールドごとの維持期間SUS1の最初からクロック位相調整期間が 開始する。

[0065]

なお、シフトクロックSCKの位相調整期間は、3フィールドごとに限定されず、任意の数のフィールドごとに設定することができる。

[0066]

以上のことから、プラズマディスプレイ装置の温度特性、個体ばらつきによるシフトクロックSCKとシリアルデータSDの位相変動が生じてもラッチミスの発生が防止される。また、シフトクロックSCKおよびシリアルデータSDの生成箇所とデータドライバとの距離を大きくすることが可能である。さらに、シフトクロックSCKおよびシリアルデータSDの伝送周波数を向上することが可能である。

[0067]

図4は、図1のクロック位相調整部9およびデータドライバ2の構成を示すブロック図である。

[0068]

図4に示すように、クロック位相調整部9は、テストパターン発生回路100、フリップフロップ回路110およびクロック位相制御部120を含む。データドライバ2は、ラッチミス検出回路130を含む。

[0069]

テストパターン発生回路100には、図1のサブフィールド変換部8により出力されたシリアルデータSDとクロック位相制御部120により出力されたテストパターン制御信号TPCとが与えられる。

[0070]

テストパターン発生回路100は、図2で説明した書き込み期間AD1~AD5において、サブフィールド変換部8から与えられたシリアルデータSDをそのまま出力する。また、テストパターン発生回路100は、図3で説明したクロック位相調整期間において、後述するクロック位相制御部120から与えられるテストパターン制御信号TPCに応じてテストパターンTPを出力する。

[0071]

フリップフロップ回路110には、テストパターン発生回路100により出力されたシリアルデータSDまたはテストパターンTPが与えられるとともに、図1のシフトクロック発生回路10からシフトクロックSCKが与えられる。フリップフロップ回路110は、シフトクロックSCKの立ち下がりでシリアルデータSDまたはテストパターンTPをラッチし、シリアルデータSDaまたはテストパターンTPaとして出力する。

[0072]

ラッチミス検出回路130には、フリップフロップ回路110により出力されたテスト パターンTPaと後述するクロック位相制御部120により出力された遅延シフトクロッ クDSCKとが与えられる。ラッチミス検出回路130は、テストパターンTPaおよび 遅延シフトクロックDSCKに基づいてラッチミス発生の有無を示すラッチミス検出信号 LMを出力する。

[0073]

クロック位相制御部120には、図1のシフトクロック発生回路10からシフトクロッ クSCKが与えられるとともに、ラッチミス検出回路130により出力されたラッチミス 検出信号LMが与えられる。また、クロック位相制御部120には、垂直同期信号Vおよ び放電制御タイミング信号SUが与えられる。クロック位相制御部120は、ラッチミス 検出信号LMに基づいてシフトクロックSCKを遅延させることにより遅延シフトクロッ クDSCKを出力する。また、クロック位相制御部120は、テストパターン制御信号T PCを出力する。

[0074]

データドライバ2には、フリップフロップ回路110により出力されたシリアルデータ SDaとクロック位相制御部120により出力された遅延シフトクロックDSCKとが与 えられる。

[0075]

図5は、クロック位相制御部120の内部構成を示すブロック図である。

[0076]

図5に示すように、クロック位相制御部120は、調整期間制御回路121、調整開始 制御回路122、位相制御回路123、位相データ記憶回路124、ラッチミス監視窓発 生回路125、ラッチミス検出信号監視回路126およびクロック遅延回路140を含む

[0077]

調整開始制御回路122には、垂直同期信号Vが与えられる。調整開始制御回路122 は、垂直同期信号Vに基づいて3フィールドごとにクロック位相調整期間の開始タイミン グを示す調整期間開始信号OPを出力して位相制御回路123に与える。

[0078]

調整期間制御回路121には、放電制御タイミング信号SUが与えられる。調整期間制 御回路121は、放電制御タイミング信号SUに基づいて、クロック位相調整期間を示す 調整期間制御信号SWを出力して位相制御回路123に与える。

[0079]

位相制御回路123は、調整期間開始信号OPおよび調整期間制御信号SWに基づいて 、クロック位相調整期間にテストパターン制御信号TPCを出力するとともに、位相遅延 信号PCを出力する。

[0080]

クロック遅延回路140には、シフトクロックSCKおよび位相遅延信号PCが与えら れる。クロック遅延回路140は、位相遅延信号PCに基づいてシフトクロックSCKを 遅延させ、遅延シフトクロックDSCKを出力する。

[0081]

テストパターン発生回路100は、図4で説明したように、テストパターン制御信号T PCに基づいてテストパターンTPを出力する。

[0082]

ラッチミス監視窓発生回路125には、テストパターン制御信号TPCが与えられる。 ラッチミス監視窓発生回路125は、テストパターン制御信号TPCに基づいて検出窓信 号DWを出力してラッチミス検出信号監視回路126に与える。ラッチミス検出信号監視 回路126は、検出窓信号DWに基づいてラッチミス検出回路130が出力するラッチミ ス検出信号LMを監視する。ラッチミス検出信号監視回路126は、ラッチミスが発生し

ている場合にはラッチミス通知信号LMNを出力して位相制御回路123に与える。

[0083]

位相制御回路123は、ラッチミス通知信号LMNに基づいて遅延シフトクロックDS CKの最適位相を決定し、その最適位相をデータDINとして出力して位相データ記憶回 路124に与える。

[0084]

位相データ記憶回路124は、与えられたデータDINを遅延シフトクロックDSCKの最適位相として記憶する。位相データ記憶回路は、書き込み期間に、記憶している最適位相をデータDOUTとして出力して位相制御回路123に与える。

[0085]

位相制御回路123は、与えられたデータDOUTに基づき位相遅延信号PCを出力してクロック遅延回路140に与える。

[0086]

図6(a)は、図4のラッチミス検出回路130の構成を示すブロック図であり、図6(b)は、ラッチミス検出回路130における各部の信号を示すタイミング図である。

[0087]

図6 (a) に示すように、ラッチミス検出回路130は、フリップフロップ回路131, 132, 134および排他的論理和(以下、EX-ORと呼ぶ)回路133を含む。

[0088]

フリップフロップ回路131には、図6(b)に示す遅延シフトクロックDSCKおよびテストパターンTPaが与えられる。

[0089]

図6(b)に示すように、遅延シフトクロックDSCKの周期(以下、クロック周期と呼ぶ)をTとする。テストパターンTPaは、遅延シフトクロックDSCKの周期Tで反転する交番パルス信号である。フリップフロップ回路131は、テストパターンTPaを遅延シフトクロックDSCKの立ち下がり(図6から考えると立ち下がりと考えられます。ご確認下さい。)でラッチし、テストパターンTPaに対して1クロック周期T遅延したテストパターンTPbを出力する。

[0090]

フリップフロップ回路132にはテストパターンTPbおよび遅延シフトクロックDSCKが与えられる。フリップフロップ回路132は、テストパターンTPbを遅延シフトクロックDSCKの立ち下がりでラッチし、テストパターンTPbに対して1クロック周期T遅延したテストパターンTPcを出力する。

[0091]

EX-OR回路133には、テストパターンTPb,TPcが与えられる。EX-OR回路133は、テストパターンTPb,TPcの排他的論理和をテストパターンTPdとして出力する。テストパターンTPa,TPb,TPcにラッチミスが発生していない場合、テストパターンTPdはハイの状態を保つ。

[0092]


フリップフロップ回路134には、テストパターンTPdおよび遅延シフトクロックDSCKが与えられる。フリップフロップ回路134は、テストパターンTPdを遅延シフトクロックDSCKの立ち下がりでラッチし、テストパターンTPdに対して1クロック周期T遅延したラッチミス検出信号LMを出力する。

[0093]

図6 (b) に示す検出窓信号DWは、図5のラッチミス監視窓発生回路125から出力される。検出窓信号DWがハイの期間にラッチミス検出信号LMにローの部分があればラッチミスが発生していると判定される。この場合、図5で説明したようにラッチミス通知信号LMNがラッチミス検出信号監視回路126から出力される。

[0094]

図7は、ラッチミスの検出を説明する図である。図7(a)は、図6(a)と同じくラ 出証特2004-3081085



[0095]

ここで、フリップフロップ回路131でラッチミスが発生する場合を考える。図7(b)に示すように、フリップフロップ131でのラッチミスによりテストパターンTPbが、1クロック周期Tで反転せずに2クロック周期2T以上続けてハイまたはローの部分を有するようになる。それにより、テストパターンTPcも1クロック周期Tで反転せずに2クロック周期2T以上続けてハイまたはローの部分を有するようになる。

[0096]

テストパターンTP d は、テストパターンTP b とテストパターンTP c との排他的論理和であることから、ローの部分を有するようになる。それにより、ラッチミス検出信号 L M b ローの部分を有するようになる。したがって、図 5 のラッチミス検出監視回路 1 2 6 からラッチミス通知信号 L M N が出力される。

[0097]

以上のことから、テストパターンTPaのにラッチミスが発生すればラッチミス検出信号LMがローが部分を有するようになる。したがって、検出窓信号DWがハイの期間においてラッチミス検出信号LMがローの部分を有するか否かに基づいて、ラッチミスの有無を判定することができる。

[0098]

図8 (a) は、ラッチミス検出回路の他の例を示すブロック図である。図8 (b) は、ラッチミス検出回路130aにおける各部の信号を示すタイミング図である。

[0099]

図8(a)に示すラッチミス検出回路130aが図6のラッチミス検出回路130と異なる点は、AND回路135およびフリップフロップ回路136をさらに含む点である。AND回路135には、EX-OR回路133により出力されたテストパターンTPdとフリップフロップ回路134により出力されたテストパターンTPeとが与えられる。AND回路135は、テストパターンTPd, TPeの論理積をテストパターンTPfとして出力する。

[0100]

フリップフロップ回路136には、テストパターンTPfおよび遅延シフトクロックDSCKが与えられる。フリップフロップ回路136は、テストパターンTPfを遅延シフトクロックDSCKの立ち下がりでラッチし、テストパターンTPfに対して1クロック周期T遅延したラッチミス検出信号LMを出力する。

[0101]

ここで、図7 (b) で説明したラッチミスが発生する場合を考える。この場合、図7 (b) で説明したように、EX-OR回路133から出力されるテストパターンTPdは、ローの部分を有する。それにより、テストパターンTPeとの論理積であるテストパターンTPfは、テストパターンTPdのローの部分が1クロック周期T分広がったローの部分を有する。したがって、ラッチミスの検出精度が向上する。

[0102]

図9(a)は、ラッチミス検出回路のさらに他の例を示すブロック図である。図9(b)は、ラッチミス検出回路130bにおける各部の信号を示すタイミング図である。

[0103]

図9 (a) に示すラッチミス検出回路130bが図6のラッチミス検出回路130と異なる点は、テストパターン遅延部134aおよびAND回路135aをさらに含む点である。

[0104]

テストパターン遅延部134aは、第1~第nのフリップフロップ回路 FF_1 , FF_2 ,…, FF_n が直列に接続された構成を持つ。ここで、nは2以上の整数である。テストパターン遅延部134aのフリップフロップ回路 FF_1 には、テストパターンTPdおよ

び遅延シフトクロックDSCKが与えられる。第1のフリップフロップ回路FF1 は、遅延シフトクロックDSCKの立ち下がりでテストパターンTPdをラッチし、テストパターンTPdに対して1クロック周期T遅延したテストパターンTPe(1)を出力する。

[0105]

第2のフリップフロップ回路FF2 には、テストパターンTPe (1) および遅延シフトクロックDSCKが与えられる。第2のフリップフロップ回路FF2 は、遅延シフトクロックDSCKの立ち下がりでテストパターンTPe (1) をラッチし、テストパターンTPe (1) に対して1クロック周期T遅延したテストパターンTPe (2) を出力する

[0106]

以下同様にして、第nのフリップフロップ回路FFnは、テストパターンTPe(n)を出力する。

[0107]

AND回路 135aには、EX-OR回路 133 から出力されたテストパターンTPd とテストパターン遅延部 134a 内の第 $1\sim$ 第nのフリップフロップ回路 $FF_1\sim FF_n$ により出力されたテストパターン $TPe(1)\sim TPe(n)$ とが与えられる。AND回路 135aは、与えられたテストパターンTPd, $TPe(1)\sim TPe(n)$ の論理積をラッチミス検出信号 LMとして出力する。

[0108]

ここで、図7(b)で説明したラッチミスが発生したとする。この場合、図7(b)で説明したように、EX-OR回路133から出力されるテストパターンTPdは、ローの部分を有する。AND回路135aが出力するラッチミス検出信号LMは、1クロック周期Tずつ順に遅延した(n+1)個のテストパターンTPd,TPe(1)~TPe(n0)の論理積であるため、ラッチミス検出信号LMは、テストパターンTPdのローの部分が10 クロック周期17 分広がったローの部分を有する。したがって、ラッチミスの検出精度がより向上する。

[0109]

図10(a)は、ラッチミス検出回路のさらに他の例を示すブロック図である。図10(b)は、ラッチミス検出回路130cにおける各部の信号を示すタイミング図である。

[0110]

ラッチミス検出回路130cが図6のラッチミス検出回路130と異なる点は、RSフリップフロップ回路137をさらに含む点である。RSフリップフロップ回路137には、テストパターンTPeおよびリセット信号RSが与えられる。リセット信号RSがハイに立ち上がると、RSフリップフロップ回路137がリセットされ、ラッチミス検出信号LMがハイとなる。

[0111]

図7(b)で説明したラッチミスが発生したとすると、EX-OR回路133から出力されるテストパターンTPdは、ローの部分を有する。それにより、テストパターンTPdよりも1クロック周期T分遅延したテストパターンTPeもローの部分を有する。

[0112]

RSフリップフロップ回路137に与えられるテストパターンTPeがローに立ち下がると、RSフリップフロップ回路137から出力されるラッチミス検出信号LMはローの状態で保持される。それにより、ラッチミス検出信号LMの幅が広がる。したがって、ラッチミスの検出精度がより向上する。


[0113]

リセット信号RSがハイに立ち上がると、ラッチミス検出信号LMはハイになる。なお、リセット信号RSは、ラッチミス検出動作の前にハイに立ち上げられる。

[0114]

図11は、図5のクロック遅延回路140の構造を示すプロック図である。

[0115]



[0116]

PLL回路141には、シフトクロックSCKおよび最終段のインバータ142の出力 が与えられる。シフトクロックSCKは、初段のインバータ142および出力回路143 に与えられる。偶数段のインバータ142の出力がそれぞれシフトクロックSCK(1) ~SCK(m)として次段のインバータ142および出力回路143に与えられる。2つ のインバータ142による信号の遅延量を1単位量と呼ぶ。

[0117]

PLL回路141は、シフトクロックSCKの位相とシフトクロックSCK(m)の位 相とが一致するように、例えば、動作電圧の電源等を制御することにより、1単位量遅延 を制御する。それにより、1単位量がシフトクロックSCKの1/(m+1)周期に相当 することになる。したがって、シフトクロックSCK(0)~SCK(m)は順に1単位 量ずつ遅延した位相を有する。

[0118]

出力回路143は、シフトクロックSCK(0)~SCK(m)のうち1つを位相遅延 信号PCに基づいて遅延シフトクロックDSCKとして出力する。

[0119]

本実施の形態に係るクロック遅延回路140においては、PLL回路141でシフトク ロックSCKの位相とシフトクロックSCK(m)の位相とが一致するように制御される ため、温度変化による遅延量の変動が抑制される。

[0120]

図12 (a) は、シフトクロックSCK (0) の波形図であり、図12 (b) はシフト クロックSCK (1) の波形図であり、図12 (c) は、シフトクロックSCK (2) の 波形図であり、図12(d)は、シフトクロックCSK(m)の波形図である。

[0121]

図12に示すように、シフトクロックSCK(0)、シフトクロックSCK(1)、シ フトクロックSCK(2)と1単位量ずつ位相が遅延している。

[0122]

図13は、クロック遅延回路の他の例を示す図である。

[0123]

図13に示すクロック遅延回路140aは、t個の遅延回路BF(1)~BF(t)お よび遅延回路145から構成される。遅延回路145は、例えば、2個のインバータ14 2が直列に接続された構成を有する。なお、2個のインバータ142の替わりに、1つの バッファを用いても構成可能である。

[0 1 2 4]

遅延回路BF (1) は、直列に接続された $2^1 = 2$ 個のインバータ 1 4 2 および出力回 路144から構成される。遅延回路BF(2)は、直列に接続された2 2 =4個のインバ ータ142および出力回路144から構成される。遅延回路BF(3)は、直列に接続さ れた $2^3 = 8$ 個のインバータ142および出力回路144から構成される。同様に、遅延 回路BF(t)は、直列に接続された2^t個のインバータ142および出力回路144か ら構成される。

[0125]

遅延回路BF (1) にはシフトクロックSCKが与えられる。シフトクロックSCKは 遅延回路BF (1) 内で2つに分岐し、一方は出力回路144に与えられ、他方は2個直 列に接続されたインバータ142を通ることにより2 $^0=1$ 単位量遅延して出力回路14 4に与えられる。出力回路144は、位相遅延信号PCに基づいてシフトクロックSCK と1単位量遅延したシフトクロックSCKとのいずれか一方を遅延回路BF (2) に与え る。

[0126]

遅延回路BF (2) に与えられたシフトクロックSCKは遅延回路BF (2) 内で2つ に分岐し、一方は出力回路144に与えられ、他方は4個直列に接続されたインバータ1 42を通ることにより $2^1=2$ 単位量遅延して出力回路 144 に与えられる。出力回路 144は、位相遅延信号PCに基づいて遅延回路BF(1)から与えられたシフトクロック SCKと遅延回路BF (1) から与えられたシフトクロックSCKよりも2単位量遅延し たシフトクロックSCKとのいずれか―方を遅延回路BF (3) に与える。

[0127]

以下同様に、遅延回路BF(t)に与えられたシフトクロックSCKは遅延回路BF(t) 内で2つに分岐し、一方は出力回路144に与えられ、他方は2^t個直列に接続され たインバータ142を通ることにより2^{t-1}単位量遅延して出力回路144に与えられる 。出力回路144は、位相遅延信号PCに基づいて遅延回路BF(t-1)から与えられ たシフトクロックSCKと遅延回路BF(t-1)から与えられたシフトクロックSCK よりも2^{t-1}単位量遅延したシフトクロックSCKとのいずれか一方を遅延回路145に 与える。

[0128]

遅延回路145に与えられたシフトクロックSCKは、2つのインバータ142を通っ て1単位量遅延し、遅延シフトクロックDSCKとして出力される。

[0129]

以上のことから、シフトクロックSCKは、遅延回路BF(1)~BF(t)を通るこ とにより、 2^0 、 2^1 、 2^2 、・・・ 2^{t-1} 単位量の組み合わせの単位量分遅延し、遅延回路 145によりさらに1単位量遅延し、遅延シフトクロックDSCKとして出力される。な お、 2^0 、 2^1 、 2^2 、・・・ 2^{t-1} の組み合わせにより、 2^0 ~ 2^t のすべての整数を組み合 わせることが可能である。

[0130]

図14は、遅延シフトクロックDSCKの最適位相を説明する図である。

[0131]

図14の縦軸はラッチミス発生の有無を示し、横軸はシフトクロックSCKに対する遅 延シフトクロックDSCKの位相遅延量を示す。ここで、遅延シフトクロックDSCKの 遅延量によりラッチミスの有無が図14のようになった場合を考える。

[0132]

図14に示すように、位相遅延量が0~d1の間、d2~d3の間、d4~d5の間お よび d 6 \sim d 7 の間はラッチミスが発生している。一方、位相遅延量が d 1 \sim d 2 の間、 d3~d4の間およびd5~d6の間はラッチミスが発生していない。位相遅延量d1~ d2の間をラッチミス未発生領域P1、d3~d4の間をラッチミス未発生領域P2、d 5~d6の間をラッチミス未発生領域P3とする。

[0133]

ラッチミス未発生領域の幅がしきい値Xよりも大きい場合に、そのラッチミス未発生領 域の中央の位相遅延量が遅延シフトクロックDSCKの最適位相遅延量として設定される

[0134]

図14の場合、ラッチミス未発生領域P1, P2の幅は、しきい値Xよりも小さいため 、ラッチミス未発生領域P1,P2内にはシフトクロックDSCKの最適位相は設定され ない。

[0135]

それに対して、ラッチミス未発生領域P3の幅はしきい値Xよりも大きいため、ラッチ ミス未発生領域P3の中央の位相遅延量((d5+d6)/2)が遅延クロックDSCK の最適位相遅延量として設定される。それにより、遅延シフトクロックDSCKの最適位 相は、シフトクロックSCKに対して((d5+d6)/2)だけ遅延した位相に設定さ れる。

[0136]

上記説明したように、十分に大きい幅を持つラッチミス未発生領域から遅延シフトクロックDSCKの最適位相が設定されるため、遅延シフトクロックDSCKの最適位相を検出する精度が向上する。

[0137]

図15は、位相制御回路123が遅延シフトクロックDSCKの最適位相を検出する動作の一例を示すフローチャートである。以下、図14および図15を参照しながら図15のフローチャートの説明を行う。

[0138]

図15に示すように、位相制御回路123は、ラッチミス未発生領域を検出したか否かを判定する(ステップS1)。位相制御回路123は、ラッチミス未発生領域を検出した場合、ラッチミス未発生領域の幅がしきい値Xより大きいか否かを判定する(ステップS2)。

[0139]

位相制御回路123は、ラッチミス未発生領域の幅がしきい値Xより大きいと判定した場合、ラッチミス未発生領域の中央の位相遅延量分シフトクロックSCKを遅延させた位相を遅延シフトクロックDSCKの最適位相として位相データ記憶回路124に記憶させる(ステップS3)。

[0140]

ステップS1において、位相制御回路123は、ラッチミス未発生領域を検出しなかった場合は待機する。ステップS2において、位相制御回路123は、ラッチミス未発生領域の位相間隔がしきい値Xより小さいと判定した場合はステップS1から動作を繰り返す

[0141]

図16は、遅延シフトクロックDSCKの最適位相遅延量の検出に必要なクロック数を 説明する図である。

[0142]

図16 (a) はテストパターンTPaの波形図であり、図16 (b) ~ (d) はそれぞれ位相の異なる遅延シフトクロックDSCKの波形図である。

[0143]

交番パルス波形を有するテストパターンTPaは、ハイとローが切り替わるときにラッチするとラッチミスが発生しやすい。したがって、図16(a)においては、領域Yでラッチミスが発生しやすい。

[0 1 4 4]

シフトクロックSCKの立ち下りが図14の位相遅延量 $0\sim d5$ 分遅延した位相が図16の領域Yに相当し、シフトクロックSCKの立ち下りが図14の位相遅延量 $d5\sim d6$ 分遅延した位相が図16の領域2に相当する。

[0145]

図14で説明したように、遅延シフトクロックDSCKの最適位相を検出するためには領域Zを検出する必要がある。また、遅延シフトクロックDSCKの最適位相遅延量は領域Zの中央であることから、領域Yと領域Zとの境界を検出する必要がある。したがって、連続する領域Yを少なくとも2つ検出する必要がある。

[0146]

クロック位相調整期間がシフトクロックSCKの立ち下がり時に開始するとし、その位相を位相Sとする。

[0147]

図16(b)に示すように、位相SがテストパターンTPaの第1の領域Yの直前から始まると、シフトクロックSCKの位相を第1の領域Yと第1の領域Zとの境界の位相から第1の領域Zと第2の領域Yとの境界の位相まで遅延させる必要がある。したがって、シフトクロックSCKを位相Sから2クロック分遅延させれば最適位相遅延量が検出され

る。

[0148]

図16(c)に示すように、位相SがテストパターンTPaの第1の領域Yから始まる と、図16(b)と同様に、シフトクロックSCKの位相を第1の領域Yと第1の領域Z との境界の位相から第1の領域Zと第2の領域Yとの境界の位相まで遅延させる必要があ る。したがって、シフトクロックSCKを位相Sから2クロック分遅延させれば最適位相 遅延量が検出される。

[0149]

一方、図16(d)に示すように、位相SがテストパターンTPaの第1の領域2の途 中から始まると、シフトクロックSCKの位相を第2の領域Yと第2の領域Zとの境界の 位相から第2の領域Zと第3の領域Yとの境界の位相までシフトクロックSCKを遅延さ せる必要がある。したがって、位相Sから2クロック分遅延させればシフトクロックSС Kの最適位相が検出される。

[0150]

以上のことから、位相SがテストパターンTPaのどの位相から始まってもシフトクロ ックSCKを少なくとも2クロック遅延させれば領域2が検出され、シフトクロックSC Kの最適位相遅延量が検出される。

[0151]

このように、クロック位相調整期間を2クロック以下にすることで、無駄な調整作業が 不要になり、クロック位相調整期間に要する時間を短縮することが可能である。

[0152]

図17は、クロック位相調整期間が複数の維持期間にわたって行われる場合を説明する 図である。

[0153]

図17に示すように、維持期間SUS1の最初からクロック位相調整が行われる。図3 で説明したように、維持期間SUS1内でクロック位相調整が終了しない場合には次の維 持期間である維持期間SUS2の最初からクロック位相調整の続きが開始する。この場合 、書き込み期間AD2にはあらかじめ図5の位相データ記憶回路124に記憶されている 遅延シフトクロックDSCKが最適位相で出力され、シリアルデータSDがラッチされる

[0154]

同様に、維持期間SUS2内でもクロック位相調整が終了しない場合、書き込み期間A D3にはあらかじめ位相データ記憶回路124に記憶されている遅延シフトクロックDS CKが最適位相で出力され、シリアルデータSDがラッチされる。

[0155]

維持期間SUS3内にクロック位相調整期間が終了すれば、遅延シフトクロックDSC Kの最適位相が位相データ記憶回路124に記憶され、次の書き込み期間AD4からは新 たに記憶された遅延シフトクロックDSCKの最適位相でシリアルデータSDがラッチさ れる。

[0156]

図18は、位相制御回路123のクロック位相調整期間中の動作の一例を示すフローチ ャートである。以下、図17を参照しながら図18のフローチャートの説明を行う。

[0157]

図18に示すように、位相制御回路123は、クロック位相調整期間が開始すると第1 サブフィールドの維持期間SUS1の最初からクロック位相調整を行う(ステップ11) 。次に、位相制御回路123は、クロック位相調整が終了したか否かを判定する(ステッ プS12)。位相制御回路123は、クロック位相調整が終了したと判定した場合、最適 クロック位相をデータ記憶回路124に記憶させる(ステップS13)。

[0 1 5 8]

次に、位相制御回路123は、次の書き込み期間が開始したか否かを判定する(ステッ

プS14)。位相制御回路123は、次の書き込み期間が開始していないと判定した場合には待機し、次の書き込み期間が開始したと判定した場合には最適クロック位相で遅延シフトクロックDSCKが出力され、シリアルデータSDの転送を行う。

(ステップS15)。

[0159]

ステップS12において、位相制御回路123は、クロック位相調整が終了していないと判定した場合、現在の維持期間が終了したか否かを判定する(ステップS16)。

[0160]

位相制御回路123は、現在の維持期間が終了していないと判定した場合にはステップ S12から動作を繰り返す。ステップS16において、位相制御回路123は、現在の維 持期間が終了したと判定した場合、クロック位相調整を中断する(ステップS17)。

[0161]

次に、位相制御回路123は、次の維持期間が開始したか否かを判定する(ステップS18)。位相制御回路123は、次の維持期間が開始していないと判定した場合には待機する。位相制御回路123は、ステップS18において次の維持期間が開始したと判定した場合、維持期間の最初からクロック位相調整の続きを開始する(ステップS19)。その後、位相制御回路123は、ステップS12から動作を繰り返す。

[0 1 6 2]

図19は、位相制御回路123が3フィールド毎にクロック位相調整を開始する動作の一例を示すフローチャートである。以下、図3を参照しながら図19のフローチャートの説明を行う。

[0163]

図19に示すように、位相制御回路123は、値Nを0に設定する(ステップS21)。次に、位相制御回路123は1フィールドが終了したか否かを判定する(ステップS22)。

[0164]

位相制御回路123は1フィールドが終了していないと判定した場合は待機する。ステップS22において位相制御回路123は1フィールドが終了したと判定した場合、値Nが2以上か否かを判定する(ステップS23)。位相制御回路123は、値Nが2以上でないと判定した場合は、値Nに1を加算する(ステップS24)。

[0165]

ステップS23において、位相制御回路123は値Nが2以上と判定した場合には、クロック位相調整を開始する(ステップS25)。その後、位相制御回路123は、ステップS21の動作から繰り返す。

[0166]

図20は、書き込み期間における遅延シフトクロックDSCKを発生するタイミングについて説明する図である。

[0167]

図20 (a) はシリアルデータSDの波形図であり、図20 (b) および図20 (c) は遅延シフトクロックDSCKの波形図である。

[0 1 6 8]


図17で説明したように、クロック位相調整期間が終了すると、次の書き込み期間における遅延シフトクロックDSCKは図5の位相データ記憶回路124に記憶された遅延シフトクロックDSCKの最適位相が用いられる。

[0169]

図20(b)のように書き込み期間の途中からシフトクロックSCKの交番パルスが発生する場合、シリアルデータSDの最初の一部がラッチされず、図3のデータドライバ2にシリアルデータSDの一部が転送されないことになる。

[0170]

本実施の形態に係るプラズマディスプレイ装置においては、図20(c)のように書き



[0171]

以上のことから、データドライバ2には必要なシリアルデータSDをすべて転送するこ とが可能である。

[0172]

なお、本実施の形態に係るプラズマディスプレイ装置においては、遅延シフトクロック DSCKの立ち下がりでテストパターンをラッチしているが、遅延シフトクロックDSC Kの立ち上がりでテストパターンをラッチしてもよい。

[0173]

本実施の形態に係るプラズマディスプレイ装置においては、シフトクロックSCKがク ロック信号に相当し、シフトクロック発生回路10がクロック信号発生手段に相当し、サ ブフィールド変換部8がシリアルデータ発生手段に相当し、テストパターン発生回路10 0がテスト信号発生手段に相当し、フリップフロップ回路110がラッチ手段およびラッ チ回路に相当し、ラッチミス検出回路130がラッチミス検出手段およびラッチミス検出 回路に相当し、クロック位相制御部120が位相調整手段に相当し、位相データ記憶回路 124が記憶手段に相当し、維持期間SUS1~SUS5が調整期間に相当し、RSフリ ップフロップ回路137が保持回路に相当し、クロック遅延回路140がリングバッファ に相当し、出力回路143が選択手段に相当し、遅延回路BF(1)~BF(t)が遅延 回路に相当し、出力回路144が接続手段に相当し、位相制御回路123が最適位相検出 手段に相当する。

[0174]

(第2の実施の形態)

図21は、第2の実施の形態に係るクロック位相調整部9aの内部構成を示すブロック 図である。

[0175]

本実施の形態では、PDP1に2組のデータドライバ2a, 2bが接続されている。

[0176]

クロック位相調整部 9 a が図 4 のクロック位相調整部 9 と異なる点は、 2 組のデータド ライバ2a,2bに対して2組のテストパターン発生回路100a,100bおよびフリ ップフロップ回路110a,110bを含み、共通のクロック位相制御回路120および ワイヤード-〇R回路150を含む点である。

[0177]

また、2組のデータドライバ2a, 2bは、それぞれラッチミス検出回路130a, 1 30bを含む。

[0178]

テストパターン発生回路100a,100bには、図1のサブフィールド変換部8によ り出力されたシリアルデータSDとクロック位相制御部120により出力されたテストパ ターン制御信号TPCとが与えられる。


[0179]

テストパターン発生回路100a,100bは、図2で説明した書き込み期間AD1~ AD5において、サブフィールド変換部8から与えられたシリアルデータSDをそのまま 出力する。また、テストパターン発生回路100a,100bは、図3で説明したクロッ ク位相調整期間においてテストパターン制御信号TPCに応じてテストパターンTPを出 力する。

[0180]

フリップフロップ回路110a,110bには、テストパターン発生回路100aによ り出力されたシリアルデータSDまたはテストパターンTPとシフトクロックSCKとが 与えられる。

[0181]



[0182]

フリップフロップ回路110bは、シフトクロックSCKの立ち下がりでシリアルデー タSDまたはテストパターンTPをラッチし、シリアルデータSDabまたはテストパタ ーンTPabとして出力する。

[0183]

ラッチミス検出回路130aには、フリップフロップ回路110aにより出力されたテ ストパターンTPaaとクロック位相制御部120が出力した遅延シフトクロックDSC Kとが与えられる。ラッチミス検出回路130aは、テストパターンTPaaを遅延シフ トクロックDSCKの立ち下がりでラッチすることにより、ラッチミス発生の有無を示す ラッチミス検出信号LMaを出力する。

[0184]

ラッチミス検出回路130bには、フリップフロップ回路110bにより出力されたテ ストパターンTPabとクロック位相制御部120が出力した遅延シフトクロックDSC Kとが与えられる。ラッチミス検出回路130bは、テストパターンTPabを遅延シフ トクロックDSCKの立ち下がりでラッチすることにより、ラッチミス発生の有無を示す ラッチミス検出信号LMbを出力する。

[0185]

ラッチミス検出回路130a,130bは、オープンドレイン出力を有する。ワイヤー ドー〇R回路150には、ラッチミス検出回路130aが出力したラッチミス検出信号L Maとラッチミス検出信号130bが出力したラッチミス検出信号LMbとが与えられる

[0186]

ワイヤードーOR回路150は、ラッチミス検出信号LMa,LMbの論理積をラッチ ミス検出信号LMcとして出力し、クロック位相制御部120に与える。したがって、ラ ッチミス検出信号LMa, LMbのいずれかにローの部分があれば、ラッチミス検出信号 LMcにもローの部分が発生する。

[0187]

クロック位相制御部 1 2 0 は、クロック位相調整期間にラッチミス検出信号 L M c に基 づいて遅延シフトクロックDSCKの最適位相を検出し、遅延シフトクロックDSCKを 出力する。

[0188]

データドライバ2a, 2bには、フリップフロップ回路110a, 110bが出力した シリアルデータSDaa,SDabとクロック位相制御部120が出力した遅延シフトク ロックDSCKとが与えられる。

[0189]

上記のように、本実施の形態に係るクロック位相調整部9においては、ワイヤードー〇 R回路150により複数のラッチミス検出信号LMa, LMbの論理積がラッチミス検出 信号LMCとして出力される。さらに、複数のデータドライバに対して1つのクロック位 相制御回路120でシフトクロックSCKの位相調整が可能である。しがたって、回路構 成の簡単化が可能である。

[0190]

なお、本実施の形態に係るクロック位相調整部 9 a においては、データドライバ 2 a, 2 b に対しそれぞれテストパターン発生回路 1 0 0 a , 1 0 0 b が設けられているが、共 通のテストパターン回路を設けてもよい。この場合、共通のテストパターン回路は、デー タドライバ2 a, 2 b のうちラッチミス検出の対象となる一方に対して選択的にテストパ . ターンTPを発生する。それにより、クロック位相調整部9 a の回路構成が簡単化される

[0191]

また、本実施の形態に係るクロック位相調整部9aにおいては、データドライバ2の個数は2であるが、3以上あっても構わない。

[0192]

本実施の形態に係るプラズマディスプレイ装置においては、テストパターン発生回路 100a,100bがテスト信号発生手段に相当し、フリップフロップ回路 110a,110bがラッチ手段およびラッチ回路に相当する。


【図面の簡単な説明】


[0193]

- 【図1】本発明の一実施の形態に係るプラズマディスプレイ装置の構成を示すブロッ ク図
- 【図2】図1に示すプラズマディスプレイ装置に適用されるADS方式を説明するための図
- 【図3】図1のクロック位相調整部に与えられたシフトクロックの位相が調整される 期間について説明する図
- 【図4】図1のクロック位相調整部の内部構成を示すプロック図
- 【図5】クロック位相制御部の内部構成を示すブロック図
- 【図6】(a)は図4のラッチミス検出回路の内部構成を示すブロック図、(b)は ラッチミス検出回路における各部の信号を示すタイミング図
- 【図7】ラッチミスの検出を説明する図
- 【図8】(a)はラッチミス検出回路の他の例を示すプロック図、(b)はラッチミス検出回路における各部の信号を示すタイミング図
- 【図9】 (a) はラッチミス検出回路のさらに他の例を示すブロック図、(b) はラッチミス検出回路における各部の信号を示すタイミング図
- 【図10】(a)はラッチミス検出回路のさらに他の例を示すブロック図、(b)は ラッチミス検出回路における各部の信号を示すタイミング図
- 【図11】図5のクロック遅延回路の内部構造を示すブロック図
- 【図12】図11で説明したシフトクロックSCK(0)からシフトクロックSCK(m)の(m+1)個の信号の波形を示す波形図
- 【図13】クロック遅延回路の他の例を示す図
- 【図14】遅延シフトクロックの最適位相を説明する図
- 【図15】位相制御回路が遅延シフトクロックの最適位相を検出する動作の一例を示すフローチャート
- 【図16】遅延シフトクロックの最適位相遅延量の検出に必要なクロック数を説明する図
- 【図17】クロック位相調整期間が複数の維持期間にわたって行われる場合を説明する図
- 【図18】位相制御回路のクロック位相調整期間中の動作の一例を示すフローチャート
- 【図19】位相制御回路が3フィールド毎にクロック位相調整を開始する動作の一例 を示すフローチャート
- 【図20】 書き込み期間における遅延シフトクロックを発生するタイミングについて 説明する図
- 【図21】第2の実施の形態に係るクロック位相調整部の内部構成を示すプロック図 【符号の説明】
 - [0194]
 - 2 データドライバ
 - 9 クロック位相調整部
 - 100 テストパターン発生回路
 - 110, 131, 132, 134, 136 フリップフロップ回路


ページ: 20/E


- 120 クロック位相制御回路
- 123 位相制御回路
- 124 位相データ記憶回路
- 130 ラッチミス検出回路
- 133 EX-OR回路
- 134a テストパターン遅延部
- 137 RSフリップフロップ回路
- 140 クロック遅延回路
- DSCK 遅延シフトクロック
- DW 検出窓信号
- LM ラッチミス検出信号
- RS リセット信号
- SCK シフトクロック
- SD シリアルデータ
- TP, TPa, TPb, TPc, TPd, TPe, TPf テストパターン


















【図5】




出証特2004-3081085


【図6】





























【図12】









【図14】














【図17】




【図18】




【図19】



【図20】



【図21】





【要約】

【課題】 データドライバにおけるラッチミスの発生が防止された表示装置を提供する。 【解決手段】 テストパターン発生回路100は、クロック位相調整期間において、テストパターンTPを出力する。フリップフロップ回路110は、シフトクロックSCKの立ち下がりでテストパターンTPをラッチし、テストパターンTPaとして出力する。ラッチミス検出回路130は、テストパターンTPaおよび遅延シフトクロックDSCKに基づいてラッチミス発生の有無を示すラッチミス検出信号LMを出力する。クロック位相制御部120は、ラッチミス検出信号LMに基づいてシフトクロックSCKを遅延させることにより遅延シフトクロックDSCKを出力する。

【選択図】 図4

特願2003-289012

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.